

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10093864 A

(43) Date of publication of application: 10.04.98

(51) Int. Cl

H04N 5/335

H01L 27/146

(21) Application number: 08247865

(71) Applicant: TOSHIBA CORP

(22) Date of filing: 19.09.96


(72) Inventor: YAMASHITA HIROSHI
TANAKA NAGATAKA

(54) DRIVING METHOD FOR MOS-TYPE
SOLID-STATE IMAGE PICKUP DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a MOS-type solid-state image pickup device without the occurrence of shading and the like on a reproduced screen.

SOLUTION: Potential for reading a signal charge accumulated in a unit cell is applied ($t=1$) to the horizontal address line of a read line among horizontal address lines for selecting the unit cell of the line for reading a signal from the unit cell accumulating the signal charge. Potential for resetting the charge accumulated in the unit cell of the read line is applied ($t=3$) to a reset line. The potential of the horizontal address line of the read line is changed and the charge accumulated in the unit cell of the read line is reset ($t=4$).



COPYRIGHT: (C)1998,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-93864

(43)公開日 平成10年(1998)4月10日

(51)Int.Cl.⁸
H 0 4 N 5/335
H 0 1 L 27/146

識別記号

F I
H 0 4 N 5/335
H 0 1 L 27/14

E
A

審査請求 未請求 請求項の数3 OL (全8頁)

(21)出願番号 特願平8-247865

(22)出願日 平成8年(1996)9月19日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 山下 浩史

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 田中 長孝

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦 (外6名)

(54)【発明の名称】 MOS型固体撮像装置の駆動方法

(57)【要約】

【課題】 再生画面上でシェーディングなどの発生することのないMOS型固体撮像装置を提供する。

【解決手段】 本発明は、信号電荷が蓄積された単位セルから信号を読みだし行の単位セルの選択を行なう水平アドレス線のうち、読み出し行の前記水平アドレス線に単位セルに蓄積された信号電荷の読み出しを行なうための電位を印加し($t = 1$)、前記読みだし行の単位セルに蓄積された電荷のリセットを行なうための電位をリセット線に印加し($t = 3$)、前記読み出し行の水平アドレス線の電位を変化させて前記読み出し行の単位セルに蓄積された電荷のリセットをする($t = 4$)ことを特徴とする。



【特許請求の範囲】

【請求項1】 信号電荷が蓄積された単位セルから信号を読みだす行の単位セルの選択を行なう水平アドレス線のうち、読み出し行の前記水平アドレス線に第1の電位を印加して単位セルに蓄積された信号電荷を読み出し、前記読み出し行の水平アドレス線に前記第1の電位よりも高い第2の電位を印加し、

前記読みだし行の単位セルに蓄積された電荷のリセットを行なうための第3の電位をリセット線に印加し、

前記読み出し行の水平アドレス線の電位を前記第2の電位から前記第1の電位に戻し、前記リセット線に印加された第3の電位によって前記読み出し行の単位セルに蓄積された電荷のリセットをすることを特徴とするMOS型固体撮像装置の駆動方法。

【請求項2】 信号電荷が蓄積された単位セルから信号を読みだす行の単位セルの選択を行なう水平アドレス線のうち、読み出し行の前記水平アドレス線に第1の電位を印加して単位セルに蓄積された信号電荷の読み出し、前記読みだし行の単位セルに蓄積された電荷のリセットを行なうための第2の電位をリセット線に印加し、前記読み出し行の水平アドレス線に前記第1の電位よりも低い第3の電位を印加し、前記リセット線に印加された第2の電位によって前記読み出し行の単位セルに蓄積された電荷をリセットすることを特徴とするMOS型固体撮像装置の駆動方法。

【請求項3】 信号電荷が蓄積された単位セルから信号を読みだす行の単位セルの選択を行なう水平アドレス線のうち、読み出し行の前記水平アドレス線に電位を印加して単位セルに蓄積された信号電荷を読み出し、前記読み出し行の水平アドレス線の電位より低い電位に変化させて前記読み出し行の単位セルに蓄積された電荷のリセットをすることを特徴とするMOS型固体撮像装置の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、MOS型固体撮像装置の駆動方法に関する。

【0002】

【従来の技術】近年、MOS型固体撮像装置の一つとして、増幅型固体撮像装置が種々提案されている。図8は、このようなMOS型固体撮像装置の概要を示す回路構成図である。

【0003】同図に示すように、このMOS型固体撮像装置の単位セルは、フォトダイオード1(1-1-1~1-2-2)、フォトダイオード1(1-1-1~1-2-2)の信号を増幅する増幅トランジスタ2(2-1-1~2-2-2)、信号を読み出すラインを選択するアドレス容量3(3-1-1~3-2-2)、信号電荷をリセットするリセットトランジスタ4(4-1-1~4-2-2)から構成されている。

【0004】ここでは、 2×2 個の単位セルが二次元上に配列されている図を示しているが、実際には、これより多くの単位セルが配列される。垂直シフトレジスタ5から水平方向に配線されている水平アドレス線6(6-1, 6-2)はアドレス容量3(3-1-1~3-2-2)に結線され、信号を読みだすラインを決定する。

【0005】リセット線7(7-1, 7-2)は、リセットトランジスタ4(4-1-1~4-2-2)のゲートに結線されている。増幅トランジスタ2(2-1-1~2-2-2)のソースは垂直信号線8(8-1, 8-2)に結線される。

【0006】この垂直信号線8(8-1, 8-2)の一端には、負荷トランジスタ9(9-1, 9-2)が接続されており、他端には1ライン(1行)分の信号を取り込む信号取り込みトランジスタ10(10-1, 10-2)を介して、1ライン(1行)分の信号を蓄積する増幅信号蓄積容量11(11-1, 11-2)に結線されるとともに、水平シフトレジスタ13から供給される選択パルスにより選択される水平選択トランジスタ12(12-1, 12-2)を介して水平信号線15に結線されている。

【0007】以下、図9のタイミングチャート参照して、このMOS型固体撮像装置の動作について説明する。水平アドレス線6-1をハイレベルにするアドレスパルス21-1を印加すると、この行の増幅トランジスタ2-1-1, 2-1-2と負荷トランジスタ9-1, 9-2でソースホロア回路が構成される。

【0008】これにより、増幅トランジスタ2-1-1, 2-1-2のゲート電圧、すなわちフォトダイオード1-1-1, 1-1-2の電圧とほぼ同等の電圧が垂直信号線8-1, 8-2に現れる。

【0009】このとき、信号取り込みトランジスタ10-1, 10-2の共通ゲート14に信号取り込みパルスを印加し、増幅信号蓄積容量11-1, 11-2に垂直信号線8-1, 8-2に現れた電圧とその容量の積の増幅された信号電荷を蓄積する。

【0010】増幅信号蓄積容量11-1, 11-2に信号が蓄積された後、リセットトランジスタ4-1-1, 4-1-2にリセットパルス22-1を印加して、フォトダイオード1-1-1, 1-1-2に蓄積された信号電荷をリセットする。

【0011】図10は、このときのリセットトランジスタの動作を示す電位分布図である。同図に示すように、リセットトランジスタにリセットパルスが印加されると、リセットトランジスタのソース側の検出部16-1に蓄積されていた電荷が、ドRAIN側に流れ込みリセットが行なわれる。

【0012】つぎに、水平シフトレジスタ13から水平選択パルス23-1, 23-2を水平選択トランジスタ12-1, 12-2に順次印加し、水平信号線15から

1行分の出力信号24-1, 24-2を順次取り出す。この動作を次のライン次のラインと順次続けることにより、2次元状に配置されたフォトダイオードのすべての信号を読み出すことができる。

【0013】

【発明が解決しようとする課題】ところが、このようなMOS型固体撮像装置にあっては、次のような問題があった。すなわち、リセットトランジスタ4は、通常MOS型トランジスタで構成されるため、MOS型トランジスタのゲートとなるリセット線は多結晶シリコンで形成される。

【0014】セル検出部のリセットは、選択された行で共通に行なうため、リセット線7は行方向に伸長した長い配線になる。ところが、近年の多画素化の要請により単位セルの大きさは次第に小さくなっている。そのため、多結晶シリコン配線の配線幅は年々狭くなっている。そのため配線抵抗は高くなる傾向にある。

【0015】一方、単位セルの微細化に伴ない絶縁膜の厚さも薄くなる傾向にあり、そのため配線間の容量もまた年々大きくなる傾向にある。配線の抵抗が高くなり配線間容量が大きくなると、配線抵抗と配線間容量との積で決まる配線の伝達時定数が大きくなる。この配線の伝達時定数が大きくなると、電源からリセット線に印加されるパルスの電圧が、電源より速い部分に十分に伝わるのにかかる時間が増大してしまう。

【0016】そして、この伝達時間が印加されるパルスの時間幅と比べて同程度にまでなると、電源より速い部分へはパルス電圧が十分に伝わらなくなり、その結果、再生画面上ではシェーディングなどが発生してしまうという問題があった。

【0017】本発明は、上記実情に鑑みてなされたものであり、再生画面上でシェーディングなどの発生することのないMOS型固体撮像装置の駆動方法を提供することを目的とする。

【0018】

【課題を解決するための手段】従って、まず、上記目的を達成するために第1の発明は、信号電荷が蓄積された単位セルから信号を読みだす行の単位セルの選択を行なう水平アドレス線のうち、読み出し行の前記水平アドレス線に第1の電位を印加して単位セルに蓄積された信号電荷を読み出し、前記読み出し行の水平アドレス線に前記第1の電位よりも高い第2の電位を印加し、前記読みだし行の単位セルに蓄積された電荷のリセットを行なうための第3の電位をリセット線に印加し、前記読み出し行の水平アドレス線の電位を前記第2の電位から前記第1の電位に戻し、前記リセット線に印加された第3の電位によって前記読み出し行の単位セルに蓄積された電荷のリセットをすることを特徴とする。

【0019】また、第2の発明は、信号電荷が蓄積された単位セルから信号を読みだす行の単位セルの選択を行

なう水平アドレス線のうち、読み出し行の前記水平アドレス線に第1の電位を印加して単位セルに蓄積された信号電荷の読み出し、前記読みだし行の単位セルに蓄積された電荷のリセットを行なうための第2の電位をリセット線に印加し、前記読み出し行の水平アドレス線に前記第1の電位よりも低い第3の電位を印加し、前記リセット線に印加された第2の電位によって前記読み出し行の単位セルに蓄積された電荷をリセットすることを特徴とする。

【0020】さらに、第3の発明は、信号電荷が蓄積された単位セルから信号を読みだす行の単位セルの選択を行なう水平アドレス線のうち、読み出し行の前記水平アドレス線に電位を印加して単位セルに蓄積された信号電荷を読み出し、前記読み出し行の水平アドレス線の電位よりも低い電位に変化させて前記読み出し行の単位セルに蓄積された電荷のリセットをすることを特徴とする。

【0021】次に、上記第1～第4の発明の作用について説明する。まず、第1の発明は、読み出し行の水平アドレス線に第1の電位を印加して単位セルに蓄積された信号電荷を読み出す。次に、読み出し行の水平アドレス線に第1の電位よりも高い第2の電位を印加した後に、読みだし行の単位セルに蓄積された電荷のリセットを行なうための第3の電位をリセット線に印加する。

【0022】そして、読み出し行の水平アドレス線の電位を第2の電位から第1の電位に戻し、リセット線に印加された第3の電位によって読み出し行の単位セルに蓄積された電荷のリセットをするので、読み出し行の単位セルの電荷を同時にリセットすることができ、その結果、再生画面上でシェーディング等の問題が発生するのを防止することができる。

【0023】また、第2の発明は、信号電荷が蓄積された単位セルから信号を読みだす行の単位セルの選択を行なう水平アドレス線のうち、読み出し行の前記水平アドレス線に第1の電位を印加して単位セルに蓄積された信号電荷の読み出す。

【0024】次に、読みだし行の単位セルに蓄積された電荷のリセットを行なうための第2の電位をリセット線に印加する。そして、読み出し行の水平アドレス線に前記第1の電位よりも低い第3の電位を印加し、前記リセット線に印加された第2の電位によって前記読み出し行の単位セルに蓄積された電荷をリセットするので、読み出し行の単位セルの電荷を同時にリセットすることができ、その結果、再生画面上でシェーディング等の問題が発生するのを防止することができる。

【0025】さらに、第3の発明は、信号電荷が蓄積された単位セルから信号を読みだす行の単位セルの選択を行なう水平アドレス線のうち、読み出し行の前記水平アドレス線に電位を印加して単位セルに蓄積された信号電荷を読み出す。

【0026】そして、読み出し行の水平アドレス線の電

位より低い電位に変化させて前記読み出し行の単位セルに蓄積された電荷のリセットをするので、読み出し行の単位セルの電荷を同時にリセットすることができ、その結果、再生画面上でシェーディング等の問題が発生するのを防止することができる。

【0027】

【発明の実施の形態】以下、図面を参照して本発明の実施の形態について説明する。

＜第1の実施の形態＞本実施の形態のMOS型固体撮像装置と従来のMOS型固体撮像装置と異なる点は、単位セルの駆動方法にある。

【0028】図1は、MOS型固体撮像装置の一単位セルの構成を示す図である。ここでは、第1行目第1列の単位セルの構成を示しているが、図8と同様に、他の単位セルの構成も同様の構成が採られる。なお、図8と同一部分には、同一符号を付して説明する。

【0029】図3は、本発明の第1の実施の形態におけるMOS型固体撮像装置の動作を示すタイミングチャートである。以下、このタイミングチャートに基づいて、本実施の形態のMOS型固体撮像装置の動作について説明する。

【0030】まず、垂直シフトレジスタ5により、1水平プランギング期間中に選択行の水平アドレス線、ここでは第1行目第1列の水平アドレス線6-1が選択電位にされる($t=1$)。これにより、検出部16-1に蓄積された信号が増幅トランジスタ2-1-1を介して垂直信号線8-1に読みだされ、増幅信号蓄積容量11-1に蓄積される。

【0031】この蓄積された信号は、水平シフトレジスタ13を順次ONにすることにより、水平信号線15に読み出される。次に、垂直シフトレジスタ5によって、水平アドレス線6-1が選択電位より高電位に設定される($t=2$)。続いてリセット線7-1にリセットパルスが印加され($t=3$)、その後、アドレス線6-1が行選択電位に戻される($t=4$)。

【0032】この動作を次のライン次のラインと順次続けることにより、2次元状に配置されたフォトダイオードのすべての信号を読み出すことができる。図2は、本実施の形態におけるMOS型固体撮像装置の各動作タイミングにおけるリセットトランジスタ4-1-1の動作を示す電位分布図である。

【0033】まず、選択行のアドレス線6-1に行選択電位のパルスを印加した状態($t=1$)においては、検出部16-1の電位は、アドレス容量3-1-1によって、高電位側に高くなる。その結果、検出部16-1に蓄積された信号が増幅トランジスタ2-1-1を介して垂直信号線8-1に読みだされる。

【0034】次に、水平アドレス線6-1が行選択電位より高い電位に設定されるので、検出部16-1の電位はさらに高い電位に変化する($t=2$)。続いて、リセ

ット線7-1にリセットパルスが印加されるが($t=3$)、この時、リセットトランジスタのソース電位に相当する検出部16-1の電位が十分に高いため、リセットトランジスタ4-1-1には電流は流れない。

【0035】リセットトランジスタ4-1-1に電流が流れている際には、リセットトランジスタの容量はゲート酸化膜容量になるから、この場合のリセット線7-1と基板との間の容量はきわめて大きくなる。

【0036】しかしながら、本実施の形態のMOS型固体撮像装置においては、リセットトランジスタ4-1-1をONする際には電流が流れないため、リセット線7-1と基板との間の容量は、ゲート酸化膜容量と基板空乏層容量との間の直列容量となり、リセット線7-1に連なる容量は格段に小さくなる。このため、リセット線7-1の伝達時間は十分に小さくなり、その結果、電源線から遠い部分でもリセット線7-1の電位は他の部分の電位と同じになり、シェーディングなどの問題が生ずることがなくなるのである($t=3$)。

【0037】続いて、水平アドレス線6-1の電位が行選択電位に戻る($t=4$)。この時、リセットトランジスタ4-1-1のソースである検出部の電位は低くなるから、リセットトランジスタ4-1-1に電流が流れ、検出部16-1のリセットが行なわれる。

【0038】従って、本実施の形態のMOS型固体撮像装置によれば、リセットトランジスタのゲートのONを行なう場合に、リセットトランジスタに電流が流れないようにアドレス線に行選択電位よりも高い電位を印加しているので、リセットトランジスタと基板との間の容量は充分に小さく、電源から遠い部分のリセットトランジスタでも略同時にONとなる。

【0039】そして、全てのリセットトランジスタが完全にON状態になった後に、アドレス線の電位を行選択電位に戻してリセットを行なうため、再生画面上でシェーディング等の問題が発生するのを抑制することができる。

＜第2の実施の形態＞図4は、本発明の第2の実施の形態に係るMOS型固体撮像装置の動作を示すタイミングチャートである。以下、このタイミングチャートに基づいて、本実施の形態のMOS型固体撮像装置の動作について説明する。なお、回路構成は、図8と同様であり、また、図8と同一部分には、同一符号を付して説明する。

【0040】まず、垂直シフトレジスタ5により、1水平プランギング期間中に選択行の水平アドレス線、ここでは第1行目第1列の水平アドレス線6-1が選択電位にされる($t=1$)。この選択電位は、リセットトランジスタに電流が流れない程度の電位である。これにより、検出部16-1に蓄積された信号が増幅トランジスタ2-1-1を介して垂直信号線8-1に読みだされ、増幅信号蓄積容量11-1に蓄積される。

【0041】この蓄積された信号は、水平シフトレジスタ13を順次ONにすることにより、水平信号線15に読み出される。次に、垂直シフトレジスタ5によって、リセット線7-1にリセットパルスが印加されるが(t=2)、この時、リセットトランジスタのソース電位に相当する検出部16-1の電位が十分に高いため、リセットトランジスタに電流は流れない。続いて、垂直シフトレジスタ5によって、水平アドレス線6-1が選択電位より低い電位に設定される(t=3)。これにより、電荷のリセットが行なわれる。

【0042】その後、アドレス線6-1が行選択電位に戻されるとともに、リセットトランジスタ4-1-1の電位が戻される(t=4)。これにより、リセット動作が完了する。

【0043】この動作を次のライン次のラインと順次続けることにより、2次元状に配置されたフォトダイオードのすべての信号を読み出すことができる。図5は、本実施の形態におけるMOS型固体撮像装置の各動作タイミングにおけるリセットトランジスタ4-1-1の動作を示す電位分布図である。

【0044】まず、選択行のアドレス線6-1に行選択電位のパルスを印加した状態(t=1)においては、検出部16-1の電位は、アドレス容量3-1-1によって、高電位側に高くなる。その結果、検出部16-1に蓄積された信号が増幅トランジスタ2-1-1を介して垂直信号線8-1に読みだされる。

【0045】次に、リセット線7-1にリセットパルスが印加されるが(t=2)、この時、リセットトランジスタのソース電位に相当する検出部16-1の電位が十分に高いため、リセットトランジスタ4-1-1には電流は流れない。

【0046】次に、水平アドレス線6-1が行選択電位より低い電位に設定されるので、検出部16-1の電位は低い電位に変化する(t=3)。この時、リセットトランジスタ4-1-1に電流が流れ、検出部16-1のリセットが行なわれる。

【0047】次に、水平アドレス線6-1の電位が行選択電位に戻され(t=4)、リセット動作が終了する。なお、本実施の形態のMOS型固体撮像装置においては、いくつかの変形例があり、図6に示すように、リセット線にリセットパルスを印加しない場合や、図7に示すように、リセットする際のアドレス線電位を非選択電位と等しくする場合等、本発明の要旨を変更しない範囲で変形することが可能である。

【0048】従って、本実施の形態のMOS型固体撮像装置によれば、リセットトランジスタのゲートのONを行なう場合に、リセットトランジスタに電流が流れないようにアドレス線に高い電位を印加しているので、リセットトランジスタと基板との間の容量は充分に小さく、電源から遠い部分のリセットトランジスタでも略同時に

ONとなる。

【0049】そして、全てのリセットトランジスタが完全にON状態になった後に、アドレス線の電位よりも低い電位にしてリセットを行なうため、再生画面上でシェーディング等の問題が発生するのを抑制することができる。

【0050】

【発明の効果】以上詳記したように、本発明によれば、再生画面上でシェーディングなどの発生することのないMOS型固体撮像装置の駆動方法を提供することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係るMOS型固体撮像装置の一単位セルの構成を示す図である。

【図2】同第1の実施の形態におけるMOS型固体撮像装置の各動作タイミングにおけるリセットトランジスタの動作を示す電位分布図である。

【図3】同第1の実施の形態におけるMOS型固体撮像装置の動作を示すタイミングチャートである。

【図4】本発明の第2の実施の形態に係るMOS型固体撮像装置の動作を示すタイミングチャートである。

【図5】同実施の形態におけるMOS型固体撮像装置の各動作タイミングにおけるリセットトランジスタ4-1-1の動作を示す電位分布図である。

【図6】同実施の形態におけるMOS型固体撮像装置の制御方法の第1の変形例を示すタイミングチャートである。

【図7】同実施の形態におけるMOS型固体撮像装置の制御方法の第2の変形例を示すタイミングチャートである。

【図8】従来のMOS型固体撮像装置の回路構成を示す図である。

【図9】従来のMOS型固体撮像装置の動作を説明するためのタイミングチャートである。

【図10】リセットトランジスタの動作を示す電位分布図である。

【符号の説明】

1-1-1, 1-1-2, ~, 1-2-2…フォトダイオード、

2-1-1, 2-1-2, ~, 2-2-2…増幅トランジスタ、

3-1-1, 3-1-2, ~, 3-2-2…アドレス容量、

4-1-1, 4-1-2, ~, 4-2-2…リセットトランジスタ、

5…垂直シフトレジスタ、

6-1, 6-2…水平アドレス線、

7-1, 7-2…リセット線、


8-1, 8-2…垂直信号線、

9-1, 9-2…負荷トランジスタ、


10-1, 10-2 … 信号取り込みトランジスタ、
 11-1, 11-2 … 増幅信号蓄積容量、
 12-1, 12-2 … 水平選択トランジスタ、
 13 … 水平シフトレジスタ、
 14 … 信号取り込みトランジスタの共通ゲート、
 15 … 水平信号線、

16-1 … 検出部、
 21 … アドレスパルス、
 22 … リセットパルス、
 23 … 水平選択パルス、
 24 … 出力信号。


【図1】




【図2】




【図10】




【図3】



【図5】




【図4】




t=3


t=4




【図6】



【図7】



【図8】



【図9】

